德州農(nóng)工大學(xué)電子工程碩士

德州農(nóng)工大學(xué)電子工程碩士

畢業(yè)論文 基于FPGA的多路復(fù)用器設(shè)計(jì) 指導(dǎo)教師： 學(xué)生： 摘要 多路復(fù)用器是一種重要的數(shù)據(jù)通信系統(tǒng)，它可以將多個(gè)信號(hào)源的信號(hào)合并到一個(gè)信號(hào)線上，從而節(jié)省線路資源。本文介紹了一種基于FPGA的多路復(fù)用器設(shè)計(jì)，該設(shè)計(jì)采用Verilog HDL語言編寫，并使用Xilinx ISE軟件進(jìn)行綜合、仿真和燒錄。該設(shè)計(jì)可以將多個(gè)信號(hào)源的信號(hào)合并到一個(gè)信號(hào)線上，從而節(jié)省線路資源。本文還介紹了多路復(fù)用器的工作原理，以及如何使用FPGA實(shí)現(xiàn)多路復(fù)用器的設(shè)計(jì)。 關(guān)鍵詞：多路復(fù)用器；FPGA；Verilog HDL；Xilinx ISE Abstract Multiplexer is an important data communication system, which can combine the signals from multiple sources into one signal line, thus saving the line resources. This paper introduces a multiplexer design based on FPGA, which is written in Verilog HDL language and synthesized, simulated and burned by Xilinx ISE software. The design can combine the signals from multiple sources into one signal line, thus saving the line resources. This paper also introduces the working principle of multiplexer and how to use FPGA to realize the design of multiplexer. Keywords: Multiplexer; FPGA; Verilog HDL; Xilinx ISE

以上是關(guān)于德州農(nóng)工大學(xué)（世界排名I申請(qǐng)條件I留學(xué)費(fèi)用）電子工程碩士的相關(guān)留學(xué)信息，內(nèi)容來源于網(wǎng)絡(luò)搜集信息。如需了解更多關(guān)于德州農(nóng)工大學(xué)碩士留學(xué)申請(qǐng)信息，請(qǐng)下載指南者留學(xué)App查看。